名稱：鬧鐘數字鐘verilog電子時鐘DE1-SOC開發(fā)板數字時鐘（代碼在文末下載）

軟件：Quartus II

語言：Verilog

代碼功能：

1、設計數字鐘功能，可以通過數碼管顯示時分秒。

2、可以通過按鍵修改小時、分鐘。

3、具有整點報時功能(可選)。

4、具有鬧鐘功能，可以通過按鍵設置鬧鐘時間。

5、鬧鐘可以通過按鍵關閉。

演示視頻：

FPGA代碼Verilog/VHDL代碼資源下載：www.hdlcode.com

本代碼已在DE1-SOC開發(fā)板驗證，開發(fā)板如下，其他開發(fā)板可以修改管腳適配：

部分代碼展示:

module?Digital_clock(
input?clk_50M,
input?key_0,//模式設置按鍵--4'd0:計時，4'd1：鬧鐘
input?key_1,//設置修改
input?key_2,//修改確認
input?key_3,//修改時分秒,鬧鐘關閉
output?bell_led,
output?[3:0]?led_mode,//led顯示當前模式
output??[7:0]?HEX0,//數碼管-低亮
output??[7:0]?HEX1,//數碼管-低亮
output??[7:0]?HEX2,//數碼管-低亮
output??[7:0]?HEX3,?//數碼管-低亮
output??[7:0]?HEX4,//數碼管-低亮
output??[7:0]?HEX5?//數碼管-低亮
);
wire?[3:0]?state_mode;//當前模式，4'd0:計時，4'd1：鬧鐘
wire?[7:0]?hour_time;//時
wire?[7:0]?minute_time;//分
wire?[7:0]?second_time;//秒
wire?[7:0]?alarm_hour_time;//鬧鐘時
wire?[7:0]?alarm_minute_time;//鬧鐘分
wire?[7:0]?alarm_second_time;//鬧鐘秒
wire?key_0_negedge;
wire?key_1_negedge;
wire?key_2_negedge;
wire?key_3_negedge;
wire?clk_1Hz;
wire?clk_100Hz;
//分頻到1Hz
fenping?fenping_Hz(
.?clk_50M(clk_50M),
.?clk_1Hz(clk_1Hz)
);
//按鍵下降沿檢測
key_jitter?key_0_jitter(
.?clkin(clk_50M),?????
.?key_in(key_0),
.?key_negedge(key_0_negedge)
);
//按鍵下降沿檢測
key_jitter?key_1_jitter(
.?clkin(clk_50M),?????
.?key_in(key_1),
.?key_negedge(key_1_negedge)
);
//按鍵下降沿檢測
key_jitter?key_2_jitter(
.?clkin(clk_50M),?????
.?key_in(key_2),
.?key_negedge(key_2_negedge)
);
//按鍵下降沿檢測
key_jitter?key_3_jitter(
.?clkin(clk_50M),?????
.?key_in(key_3),
.?key_negedge(key_3_negedge)
);
//模式設置模塊
set_mode?i_set_mode(
.?clk_50M(clk_50M),
.?set_mode_key(key_0_negedge),
.?led_mode(led_mode),//led顯示當前模式
.?state_mode(state_mode)//當前模式，4'd0:計時，4'd1：鬧鐘
);
//計時模塊
jishi?i_jishi(
.?clk_50M(clk_50M),
.?clk_1Hz(clk_1Hz),
.?state_mode(state_mode),//當前模式，4'd0:計時，4'd1：鬧鐘
.?set_time_key(key_1_negedge),//設置時間
.?confirm_key(key_2_negedge),//確認
.?change_time_key(key_3_negedge),//設置時分秒
.?hour_time(hour_time),//時
.?minute_time(minute_time),//分
.?second_time(second_time)//秒
);
//定時模塊
alarm_clock?i_alarm_clock(
.?clk_50M(clk_50M),
.?state_mode(state_mode),//當前模式，4'd0:計時，4'd1：鬧鐘，4'd2:跑表
.?set_time_key(key_1_negedge),//設置時間
.?confirm_key(key_2_negedge),//確認
.?change_time_key(key_3_negedge),//設置時分秒
.?alarm_hour_time(alarm_hour_time),//時
.?alarm_minute_time(alarm_minute_time),//分
.?alarm_second_time(alarm_second_time)//秒
);
//鬧鐘led提示模塊
Bell?i_Bell(
.?clk_50M(clk_50M),
.?clear_alarm(key_3_negedge),//關閉鬧鐘鍵(key3)
.?alarm_hour_time(alarm_hour_time),//鬧鐘時
.?alarm_minute_time(alarm_minute_time),//鬧鐘分
.?alarm_second_time(alarm_second_time),//鬧鐘秒
.?hour_time(hour_time),//時
.?minute_time(minute_time),//分
.?second_time(second_time),//秒
.?bell_led(bell_led)//鬧鐘led
);
//數碼管顯示模塊
display?i_display(
.?clk(clk_50M),
.?state_mode(state_mode),//當前模式，4'd0:計時，4'd1：鬧鐘
.?hour_time(hour_time),//時
.?minute_time(minute_time),//分
.?second_time(second_time),//秒
.?alarm_hour_time(alarm_hour_time),//鬧鐘時
.?alarm_minute_time(alarm_minute_time),//鬧鐘分
.?alarm_second_time(alarm_second_time),//鬧鐘秒
.?HEX0(HEX0),//數碼管-低亮
.?HEX1(HEX1),//數碼管-低亮
.?HEX2(HEX2),//數碼管-低亮
.?HEX3(HEX3),?//數碼管-低亮
.?HEX4(HEX4),//數碼管-低亮
.?HEX5(HEX5)?//數碼管-低亮
);
endmodule

設計文檔：

1.工程文件

2.程序文件

3.程序運行

4.RTL圖

5.管腳分配

6.Testbench

7.仿真圖

7.1 整體仿真圖

7.2 按鍵下降沿模塊

7.3 分頻模塊

7.4 模式切換模塊

7.5 計時功能模塊

7.6 鬧鐘設置模塊

7.7 鬧鐘響鈴模塊

7.8 數碼管顯示模塊

點擊鏈接獲取代碼文件：http://www.hdlcode.com/index.php?m=home&c=View&a=index&aid=255