掃碼關(guān)注
電子硬件助手
元器件查詢
加入星計劃，您可以享受以下權(quán)益：
1515
掃碼加入原理圖.pdf
共1個文件
本設(shè)計以FPGA為控制核心，采用直接數(shù)字頻率合成（DDS）設(shè)計了一款信號可調(diào)的信號發(fā)生器，采用的FPGA是Altera公司研發(fā)的的Cyclnoe II系列，所選用的型號是EP4C6F17C8，外圍構(gòu)建了AD公司生產(chǎn)的AD9708轉(zhuǎn)換電路，以及低通濾波電路。可以輸出步進(jìn)100Hz，頻率范圍在100Hz~10MHz之間的正弦波，三角波，鋸齒波，方波等波形。
此資料僅供參考，只有PDF版原理圖!需要源碼可加qq1833486400，分享免費(fèi)送代碼?。。?/font>
人工客服方案定制
去合作
DDS信號發(fā)生器任意波形發(fā)生器VHDL代碼
波形發(fā)生器信號發(fā)生器VHDL WVF仿真
波形發(fā)生器quartus VHDL信號發(fā)生器
基于74LS161和4選1選擇器的序列發(fā)生器
數(shù)字鐘控制系統(tǒng)電路VHDL電子鐘秒表鬧鐘DE1-SOC開發(fā)板
秒表數(shù)字鐘verilog電子鐘跑表DE1開發(fā)板數(shù)字時鐘仿真
鬧鐘數(shù)字鐘verilog電子時鐘DE1-SOC開發(fā)板數(shù)字時鐘仿真
花樣流水燈設(shè)計DE1-SOC開發(fā)板按鍵控制verilog
8位BCD加法器DE1-SOC開發(fā)板verilog
萬年歷設(shè)計DE1-SOC開發(fā)板年月日時分秒顯示verilog代碼
? 2010 - 2025 蘇州靈動幀格網(wǎng)絡(luò)科技有限公司 版權(quán)所有
ICP經(jīng)營許可證 蘇B2-20140176 | 蘇ICP備14012660號-6 | 蘇公網(wǎng)安備 32059002001874號
掃碼關(guān)注
掃碼加入
電子硬件助手
元器件查詢
芯耀
