• Verilog HDL 語法學(xué)習(xí)筆記

  今天給大俠帶來Verilog HDL 語法學(xué)習(xí)筆記，話不多說，上貨。Verilog HDL 語言最初是作為 Gateway Design Automation 公 司 （ Gateway DesignAutomation 公司后來被著名的 Cadence Design Systems 公司收購）模擬器產(chǎn)品開發(fā)的硬件建模語言。

  FPGA技術(shù)江湖

  1813

  02/05 13:17

  verilog hdl

  
• FPGA Verilog HDL有什么奇技淫巧？

  Q：Verilog 有什么奇技淫巧？A：在 Verilog 中，以下這些技巧或許可以被視為“奇技淫巧”，但需要注意的是，在實(shí)際應(yīng)用中應(yīng)遵循良好的代碼規(guī)范和設(shè)計(jì)原則：1. 利用 generate 語句生成重復(fù)的模塊或邏輯：可以根據(jù)條件動(dòng)態(tài)地生成電路結(jié)構(gòu)，提高代碼的靈活性和可復(fù)用性。

  FPGA技術(shù)江湖

  628

  02/05 07:17

  FPGA verilog
• Verilog HDL 會被淘汰嗎？

  今天給大俠帶來在FPAG技術(shù)交流群里平時(shí)討論的問題答疑合集（二十三），以后還會多推出本系列，話不多說，上貨。Q：Verilog會被淘汰嗎?現(xiàn)在hls越來越強(qiáng)大，hls有什么Verilog做不到的事情嗎，Verilog大家認(rèn)為是否會被淘汰呢，我現(xiàn)在一直在用Verilog做FPGA和asic，慌得一匹。

  FPGA技術(shù)江湖

  1661

  2024/10/08

  verilog verilog hdl

  
• 基于FPGA的電子計(jì)算器系統(tǒng)設(shè)計(jì)（附代碼）

  本篇介紹了一個(gè)簡單計(jì)算器的設(shè)計(jì)，基于 FPGA 硬件描述語言 Verilog HDL，系統(tǒng)設(shè)計(jì)由計(jì)算部分、顯示部分和輸入部分四個(gè)部分組成，計(jì)算以及存儲主要用狀態(tài)機(jī)來實(shí)現(xiàn)。顯示部分由六個(gè)七段譯碼管組成，分別來顯示輸入數(shù)字，輸入部分采用4*4矩陣鍵盤，由0-9一共十個(gè)數(shù)字按鍵，加減乘除四個(gè)運(yùn)算符按鍵，一個(gè)等號按鍵組成的。通過外部的按鍵可以完成加、減、乘、除四種功能運(yùn)算，其結(jié)構(gòu)簡單，易于實(shí)現(xiàn)。本篇為本人畢業(yè)設(shè)計(jì)部分整理，各位大俠可依據(jù)自己的需要進(jìn)行閱讀，參考學(xué)習(xí)。

  FPGA技術(shù)江湖

  1.5萬

  2024/09/21

  FPGA verilog hdl

  
• FPGA Verilog HDL代碼如何debug？

  Verilog代碼如何debug？最近學(xué)習(xí)fpga，寫了不少verilog，開始思考如何debug的問題！c語言是順序執(zhí)行，而verilog是并行執(zhí)行，想請教如何debug自己的verilog代碼，我以前一直都是對照著modelsim上的方針波形來看看哪里有邏輯錯(cuò)誤！

  FPGA技術(shù)江湖

  2588

  2024/09/09

  verilog verilog hdl
• 硬件描述語言Verilog HDL設(shè)計(jì)進(jìn)階之：自動(dòng)轉(zhuǎn)換量程頻率計(jì)控制器

  本實(shí)例使用Verilog HDL設(shè)計(jì)一個(gè)可自動(dòng)轉(zhuǎn)換量程的頻率計(jì)控制器。在設(shè)計(jì)過程中，使用了狀態(tài)機(jī)的設(shè)計(jì)方法，讀者可根據(jù)綜合實(shí)例6的流程將本實(shí)例的語言設(shè)計(jì)模塊添加到自己的工程中。

  華清遠(yuǎn)見

  2萬

  2024/08/26

  FPGA verilog
• Verilog HDL基礎(chǔ)之：數(shù)據(jù)類型和運(yùn)算符

  Verilog HDL中總共有19種數(shù)據(jù)類型，數(shù)據(jù)類型是用來表示數(shù)字電路硬件中的數(shù)據(jù)儲存和傳送元素的。在本書中，我們先只介紹4個(gè)最基本的數(shù)據(jù)類型，它們分別是：reg型，wire型，integer型和parameter型。

  華清遠(yuǎn)見

  5.1萬

  2024/08/21

  verilog verilog hdl
• FPGA入門基礎(chǔ)之?dāng)?shù)碼管顯示

  本文介紹數(shù)碼管顯示譯碼基本工作原理及Verilog HDL驅(qū)動(dòng)代碼編寫，進(jìn)一步熟練掌握FPGA入門基礎(chǔ)知識。

  FPGA技術(shù)實(shí)戰(zhàn)

  4918

  2024/06/01

  數(shù)碼管 verilog hdl

  
• Verilog HDL基礎(chǔ)知識（二）

  本文繼續(xù)介紹Verilog HDL基礎(chǔ)知識，重點(diǎn)介紹賦值語句、阻塞與非阻塞、循環(huán)語句、同步與異步、函數(shù)與任務(wù)語法知識。

  FPGA技術(shù)實(shí)戰(zhàn)

  2447

  2024/05/30

  verilog hdl

  
• Verilog HDL基礎(chǔ)知識（一）

  本文我們介紹Verilog HDL的基礎(chǔ)知識，重點(diǎn)對Verilog HDL的基本語法及其應(yīng)用要點(diǎn)進(jìn)行介紹。

  FPGA技術(shù)實(shí)戰(zhàn)

  3714

  2024/05/27

  verilog hdl

  
• Verilog HDL

  Verilog HDL（Hardware Description Language）是一種硬件描述語言，用于描述數(shù)字電路和系統(tǒng)的行為、結(jié)構(gòu)和功能。作為一種常用的硬件描述語言之一，Verilog HDL在數(shù)字電子設(shè)計(jì)領(lǐng)域廣泛應(yīng)用，可幫助工程師設(shè)計(jì)各種復(fù)雜的數(shù)字系統(tǒng)和集成電路。

  eefocus_3901714

  2593

  2024/08/16

  verilog hdl
• Verilog HDL和VHDL有什么區(qū)別？各自有什么優(yōu)缺點(diǎn)

  Verilog HDL（硬件描述語言）和 VHDL（VHSIC 硬件描述語言）是兩種用于硬件描述和數(shù)字電路設(shè)計(jì)的主流編程語言。本文將探討它們之間的區(qū)別以及各自的優(yōu)缺點(diǎn)。

  eefocus_3901714

  8201

  2024/08/20

  vhdl verilog hdl

正在努力加載...