• 摩爾斯電碼編碼器設(shè)計(jì)VHDL代碼Quartus仿真

  名稱：摩爾斯電碼編碼器設(shè)計(jì)VHDL代碼Quartus仿真。代碼功能：使用有限狀態(tài)機(jī)（FSM）來實(shí)現(xiàn)摩爾斯電碼編碼器，實(shí)現(xiàn)ABCDEFGH這些字母的摩斯電碼。

  FPGA代碼設(shè)計(jì)學(xué)習(xí)資料

  1052

  04/14 11:05

  Quartus vhdl

  
• 編寫高效的Testbench

  Testbench是驗(yàn)證HDL設(shè)計(jì)的主要手段，本文提供了布局和構(gòu)建高效Testbench的指南以及示例。另外，本文還提供了一種示例，可以為任何設(shè)計(jì)開發(fā)自檢Testbench。

  FPGA技術(shù)實(shí)戰(zhàn)

  1855

  2024/10/15

  VHDL設(shè)計(jì) Testbench

  
• 基于FPGA的UART控制器設(shè)計(jì)（VHDL）（中）

  今天給大俠帶來基于FPGA的 UART 控制器設(shè)計(jì)（VHDL）（中），由于篇幅較長，分三篇。今天帶來第二篇，中篇，RS-232 串口通信簡(jiǎn)介。話不多說，上貨。

  FPGA技術(shù)江湖

  2634

  2024/02/16

  FPGA 串口通信

  
• 基于FPGA的UART控制器設(shè)計(jì)（VHDL）（上）

  今天給大俠帶來基于FPGA的 UART 控制器設(shè)計(jì)（VHDL）（上），由于篇幅較長，分三篇。今天帶來第一篇，上篇，計(jì)算機(jī)接口技術(shù)簡(jiǎn)介RS-232 串口通信簡(jiǎn)介。話不多說，上貨。

  FPGA技術(shù)江湖

  3053

  2024/02/15

  FPGA 串口通信

  
• 筆記 | VHDL設(shè)計(jì)方法學(xué)

  Verilog是一種硬件描述語言，作用是進(jìn)行電路設(shè)計(jì)，可以描述電路的功能、連接和時(shí)序。他關(guān)心的不僅是從功能邏輯這個(gè)問題如何解決，更關(guān)心這些功能如何實(shí)現(xiàn)，關(guān)心最終的電氣連接?？删C合的Verilog代碼經(jīng)過綜合后，最終會(huì)轉(zhuǎn)化為實(shí)際電路。

  志芯

  483

  2023/01/06

  c語言 VHDL設(shè)計(jì)

正在努力加載...