• 帶寬提升25%！新思科技40G UCle IP，助力高性能Multi-Die設計

  為了確保Multi-Die設計成功，通用芯粒互連技術（UCIe）規(guī)范應運而生。它通過提升互操作性、降低延遲、實現(xiàn)異構裸片間相互通信等方式，簡化了Multi-Die設計中的Die-to-Die連接。

  新思科技

  823

  02/18 11:20

  UCIe Multi-Die
• 2025年，Multi-Die技術將被50%新型 HPC芯片所采用

  過去幾十年來，單片芯片一直是推動技術進步的主力。但就像工業(yè)革命期間，役畜被更高效強大的機器所取代一樣，半導體行業(yè)如今也處于類似變革的階段。Multi-Die和基于小芯片的設計，即將多個專用芯片集成在單個封裝中或將集成電路垂直堆疊，有望帶來比單片芯片更高的性能和靈活性，能夠滿足高性能計算（HPC）以及AI驅動的工作負載對處理能力永無止境的需求。但是，要開發(fā)這些先進的芯片設計，需要極其雄厚的資金和前沿的研發(fā)能力。

  新思科技

  1345

  02/17 16:45

  HPC芯片 Multi-Die

正在努力加載...