芯耀
507
該直播為“FPGA入門”系列直播第五期，本期直播趙延賓講師來為我們講解F初學(xué)者必知的硬件結(jié)構(gòu)，讓初學(xué)者了解FPGA的結(jié)構(gòu)內(nèi)容。主要涉及一些基本功能模塊的建模、仿真。
本期直播安排：
主講主題：初學(xué)者必知的硬件結(jié)構(gòu)
內(nèi)容介紹：
-
國產(chǎn)FPGA概況、京微齊力產(chǎn)品概述
-
京微齊力設(shè)計資源介紹、軟件介紹
-
邏輯設(shè)計/FPGA設(shè)計基本流程介紹
-
Verilog基本語法介紹/Verilog編碼風(fēng)格
-
京微齊力Demo板基本演示
-
邏輯設(shè)計最常需要注意的事項：FIFO設(shè)計
-
靜態(tài)時序分析
-
京微齊力典型應(yīng)用說明
獎品介紹：
-
板卡型號：HME-M5_dev_miniUsb
-
板卡數(shù)量：3塊
-
中獎方式：直播間抽獎
-
板卡圖片：
系列直播內(nèi)容：
第二期：探秘主流FPGA架構(gòu)（直播回看）
第三期：結(jié)識Verilog，輕松建模（直播回看）
第四期：如何搭建基本仿真環(huán)境（直播回看）
第五期：初學(xué)者必知的硬件結(jié)構(gòu)（2020/3/29 20:00）
第六期：手把手教你學(xué)FPGA入門軟件（2020/4/16 19:30 預(yù)約學(xué)習(xí)）
第七期：硬件設(shè)計與實現(xiàn)（直播時間：待定）
第八期：系統(tǒng)設(shè)計與實現(xiàn)（直播時間：待定）
第九期：如何進(jìn)行時鐘頻率約束（直播時間：待定）
主講人：
趙延賓
18年邏輯設(shè)計經(jīng)驗，14年FPGA設(shè)計、應(yīng)用和支持經(jīng)驗，精通FPGA設(shè)計流程，F(xiàn)PGA架構(gòu)以及應(yīng)用，熟悉使用Verilog HDL設(shè)計、ModelSim、Debussy等工具。
