• 3課時 C#haclon機器視覺【啟蒙課】
  東哥視覺

  2021/06/09
  ￥2

  968
• 1課時 NXP高性能芯片在人工智能領(lǐng)域的應(yīng)用
  Moore8摩爾吧

  2021/05/06
  免費

  6903
• 1課時 卷積運算的循環(huán)順序修改與乘加器陣列映射——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十五）
  蔡宇杰

  2019/11/28
  ￥49

  775
• 1課時 定點數(shù)運算與權(quán)重在內(nèi)存中的排布方式——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十四）
  蔡宇杰

  2019/11/28
  ￥49

  820
• 1課時 通用池化運算單元架構(gòu)設(shè)計與工程實現(xiàn)——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十三）
  蔡宇杰

  2019/11/28
  ￥49

  753
• 1課時 特征的內(nèi)存映射方式、通用池化運算單元的功能需求與架構(gòu)設(shè)計
  蔡宇杰

  2019/11/28
  免費

  779
• 1課時 加速器中的訪存模塊與內(nèi)部總線的原理（下）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十一）
  蔡宇杰

  2019/11/28
  ￥49

  835
• 1課時 加速器中的訪存模塊與內(nèi)部總線原理（上）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（十）
  蔡宇杰

  2019/11/28
  免費

  783
• 1課時 DMA的工作原理與基于AXI-HP總線的DMA模塊設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（九）
  蔡宇杰

  2019/11/28
  ￥49

  860
• 1課時 AXI4-HP總線（二）——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（八）
  蔡宇杰

  2019/11/28
  ￥49

  780
• 1課時 RS485協(xié)議與基于FIFO收發(fā)的數(shù)據(jù)通路設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（七）
  蔡宇杰

  2019/11/28
  ￥49

  786
• 1課時 AXI-lite協(xié)議細講、寄存器訪問的通路設(shè)計與GPIO——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（六）
  蔡宇杰

  2019/11/28
  ￥49

  796
• 1課時 上板實驗、AXI-lite從設(shè)備與波形抓取、搭建仿真環(huán)境——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（五）
  蔡宇杰

  2019/11/28
  ￥49

  818
• 1課時 AXI4-lite協(xié)議解讀，IP封裝與總線掛載——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（四）
  蔡宇杰

  2019/11/28
  ￥49

  825
• 1課時 由SRAM到DRAM——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（三）
  蔡宇杰

  2019/11/28
  ￥49

  798
• 1課時 雙端口RAM時序、利用雙端口RAM的模塊設(shè)計——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（二）
  蔡宇杰

  2019/11/28
  ￥49

  784
• 1課時 AI: Voice/image recognition
  Moore8摩爾吧

  2019/07/25
  免費

  387
• 1課時 Verilog與數(shù)字邏輯、FPGA內(nèi)部結(jié)構(gòu)、初識BRAM——神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計（一）
  蔡宇杰

  2018/12/26
  ￥49

  550
• 19課時 深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)加速器與SOC芯片設(shè)計
  蔡宇杰

  2018/12/26
  ￥399

  70
• 1課時 【零基礎(chǔ)】使用和開發(fā)微信聊天機器人并集成深度人工智能應(yīng)用
  楊熙

  2018/08/31
  免費

  97

正在努力加載...