課程簡(jiǎn)介：

本課程針對(duì)FPGA中常用IP核，如FIFO，ddr3 controller，qdrII+ controller，aurora，RapidIO Gen2等在使用設(shè)計(jì)過程中遇到的問題和技巧進(jìn)行歸納總結(jié)。內(nèi)容包括：Verilog Coding過程常見的錯(cuò)誤；ISE中將代碼封裝成IP核的方法；Standard FIFO和FWFT FIFO的應(yīng)用比較；設(shè)計(jì)DDR3 SDRAM 控制器和QDRII+ SRAM控制器的注意事項(xiàng)；Aurora協(xié)議的關(guān)鍵技術(shù)；RapidIO Gen2 IP核開發(fā)例程。

注：成功購(gòu)買該課程后，可以在課程學(xué)習(xí)頁面免費(fèi)下載《基于FPGA的數(shù)字信號(hào)處理(第2版)》電子書（第一小節(jié)）