• 

  FPGA verilog

  通用FIFO設(shè)計深度8寬度64，verilog仿真
  FPGA代碼設(shè)計學(xué)習(xí)資料

  04/29 09:34
  871
• 

  FPGA verilog

  通用FIFO設(shè)計verilog，1024*8bit仿真
  FPGA代碼設(shè)計學(xué)習(xí)資料

  04/29 09:26
  534
• 

  FPGA 數(shù)碼管

  Quartus調(diào)用FIFO-IP核，完成數(shù)據(jù)的求和verilog，DE1-SOC開發(fā)板
  FPGA代碼設(shè)計學(xué)習(xí)資料

  04/29 08:15
  438
• 

  FPGA 數(shù)碼管

  FIFO設(shè)計16*8，verilog，數(shù)據(jù)顯示在數(shù)碼管
  FPGA代碼設(shè)計學(xué)習(xí)資料

  04/29 08:02
  617
• 

  接口轉(zhuǎn)換器 fifo

  基于CH569/565的USB3.0超高速接口應(yīng)用方案
  沁恒微電子

  02/24 09:51
  4396
• 

  開發(fā)板 fifo

  基于DSP2407 開發(fā)板實現(xiàn)USB_SLAVEFIFO16IN的電路設(shè)計（pcb+原理圖+源碼）
  tian2659

  2020/06/17
  204

正在努力加載...