• 基于 FPGA Vivado 的數(shù)字鐘設(shè)計（附源工程）

  今天給大俠帶來基于 FPGA Vivado 的數(shù)字鐘設(shè)計，開發(fā)板實現(xiàn)使用的是Digilent basys 3。話不多說，上貨。本篇掌握基于diagram的Vivado工程設(shè)計流程，學(xué)會使用IP集成器，添加 IP 目錄并調(diào)用其中的IP。本篇實現(xiàn)了一個簡單的數(shù)字鐘，能實現(xiàn)計時的功能。由于數(shù)碼管只有4位，因此本數(shù)字鐘只能計分和秒。本系統(tǒng)的邏輯部分主要由74系列的IP構(gòu)成。

  FPGA技術(shù)江湖

  3822

  2024/12/23

  vivado 數(shù)字鐘

  
• 基于FPGA的片上可編程系統(tǒng)(SOPC)設(shè)計之：典型實例-基于NIOS II處理器的數(shù)字鐘設(shè)計

  本節(jié)旨在通過給定的工程實例——“數(shù)字鐘”來熟悉Altera軟嵌入式系統(tǒng)的軟硬件設(shè)計方法。同時使用基于Altera FPGA的開發(fā)板將該實例進行下載驗證，完成工程設(shè)計的硬件實現(xiàn)。在本節(jié)中，將主要講解以下知識點。

  華清遠見

  2013/08/26

  FPGA 可編程

正在努力加載...