• Xilinx的A7 FPGA板卡在連接著下載器時，無法從flash中讀取配置信息

  本篇簡單介紹Xilinx的A7 FPGA板卡在連接著下載器時，無法從flash中讀取配置信息。在測試新的FPGA板卡時，發(fā)現(xiàn)板卡連接著下載器時，無法從flash中讀取配置好的數(shù)據(jù)。

  郝旭帥電子設計團隊

  351

  05/13 09:20

  FPGA Xilinx 7系列

  
• ISE 14.7 安裝教程及詳細說明

  本文主要介紹XILINX FPGA，下面介紹XILINX ?FPGA的綜合工具ISE 軟件。本文檔描述ISE14.7的安裝與破解過程，在正文開始之前，先說明幾個問題。

  FPGA技術江湖

  948

  03/12 16:33

  ise軟件 Xilinx FPGA

  
• UltraFast 設計方法時序收斂參考指南

  《UltraFast 設計方法時序收斂快捷參考指南》提供了以下分步驟流程， 用于根據(jù)《UltraFast設計方法指南》（ UG949 ）中的建議快速完成時序收斂：初始設計檢查：在實現(xiàn)設計前審核資源利用率、邏輯層次和時序約束。

  Xilinx賽靈思官微

  265

  02/25 11:15

  時序收斂
• Xilinx 7系列FPGA架構之器件配置（四） 之多片F(xiàn)PGA配置

  在需要多個FPGA芯片的應用中，如果JTAG鏈上所有FPGA采用相同配置，可以通過“成組”加載方式同時加載；如果每個FPGA需要采用不同的配置數(shù)據(jù)流，可以通過“菊花鏈”加載方式或者使用外部邏輯依次加載。本文分別介紹串行配置和并行配置模式下的多片F(xiàn)PGA配置數(shù)據(jù)流加載方式。

  FPGA技術實戰(zhàn)

  2.6萬

  2024/09/24

  Xilinx 7系列 FPGA架構
• Xilinx FPGA DDR3設計（三）DDR3 IP核詳解及讀寫測試

  本文我們介紹下Xilinx DDR3 IP核的重要架構、IP核信號管腳定義、讀寫操作時序、IP核詳細配置以及簡單的讀寫測試。

  FPGA技術實戰(zhàn)

  4.5萬

  2024/09/23

  FPGA xilinx
• Xilinx 7系列FPGA架構之時鐘資源（四）

  本文我們介紹區(qū)域時鐘資源。區(qū)域時鐘網(wǎng)絡是獨立于全局時鐘的時鐘網(wǎng)絡。不像全局時鐘，一個區(qū)域時鐘信號（BUFR）的跨度被限制在一個時鐘區(qū)域，一個I/O時鐘信號驅動一個單一的Bank。這些網(wǎng)絡對于源同步接口設計特別有用。7系列器件中的I/O Bank與時鐘區(qū)域的大小相同。為了理解區(qū)域時鐘是如何工作的，理解區(qū)域時鐘信號的信號路徑是很重要的。

  FPGA技術實戰(zhàn)

  4.2萬

  2024/09/23

  FPGA 時鐘
• Xilinx 7系列FPGA架構之器件配置（二）

  本文我們介紹下7系列FPGA的配置接口，在進行硬件電路圖設計時，這也是我們非常關心的內容，本文主要介紹配置模式的選擇、配置管腳定義以及如何選擇CFGBVS管腳電壓及Bank14/15電壓。

  FPGA技術實戰(zhàn)

  5.5萬

  2024/09/19

  Xilinx 7系列 FPGA架構
• Xilinx 7系列FPGA架構之器件配置（三）

  本文我們繼續(xù)介紹7系列FPGA器件配置，主要介紹幾種常見的配置方案。

  FPGA技術實戰(zhàn)

  3.9萬

  2024/08/24

  Xilinx 7 FPGA架構
• Xilinx 7系列FPGA架構之器件配置（一）

  本系列文章描述7系列FPGA配置的技術參考。作為開篇，簡要概述了7系列FPGA的配置方法和功能。隨后的文章將對每種配置方法和功能進行更詳細的描述。

  FPGA技術實戰(zhàn)

  1.9萬

  2024/08/16

  FPGA Xilinx 7系列
• UltraFast 設計方法時序收斂快捷參考指南

  本快捷參考指南用于根據(jù)《適用于 FPGA 和 SoC 的 UltraFast 設計方法指南》(UG949) 中的建議快速完成時序收斂：初始設計檢查：在實現(xiàn)設計前審核資源利用率、邏輯層次和時序約束。

  Xilinx賽靈思官微

  1229

  2024/05/22

  FPGA SoC
• Xilinx FPGA時鐘及I/O接口規(guī)劃（二）

  Vivado?Design Suite提供了幾種可能影響I/O和時鐘規(guī)劃的器件規(guī)劃功能。例如，F(xiàn)PGA配置方案、約束、配置電壓方式都會影響I/O和時鐘規(guī)劃?；蛘?，定義與封裝兼容的其他器件，以便在最終設計需要時更改FPGA器件時，可以實現(xiàn)無縫銜接。建議在時鐘和I/O規(guī)劃前定義這些特殊的屬性。

  FPGA技術實戰(zhàn)

  9081

  2024/02/20

  i/o接口 Xilinx FPGA
• Xilinx 7系列FPGA DDR3硬件設計規(guī)則

  本文我們介紹Xilinx 7系列FPGA DDR3硬件設計規(guī)則及約束，包括Bank選擇、管腳位置約束、管腳分配、端接、I/O標準和走線長度。

  FPGA技術實戰(zhàn)

  1.2萬

  2024/02/20

  硬件設計 ddr3
• Xilinx FPGA Partial Reconfiguration 部分重配置 詳細教程

  Partial Reconfiguration（部分重配置）在現(xiàn)在的FPGA應用中越來越常見，我們這次的教程以Project模式為例來說明部分重配置的操作過程。這里我們使用的Vivado版本是2017.2，使用的例程是Vivado自帶的wavegen工程，并在工程中增加一個計數(shù)器模塊，如下圖所示

  森森Techdaily

  4410

  2024/02/10

  vivado Xilinx FPGA

  
• Xilinx 7系列FPGA PCB設計指導（四）

  傳輸介質的選擇，無論是PCB材料還是電纜類型，都會對系統(tǒng)性能產(chǎn)生很大的影響。盡管任何傳輸介質在GHz頻率都是有損的，但本章提供了一些管理信號衰減的指南，以便為給定的應用獲得最佳性能。

  FPGA技術實戰(zhàn)

  2097

  2024/02/07

  FPGA pcb設計

  
• Xilinx 7系列FPGA PCB設計指導（一）

  從本文開始，我們陸續(xù)介紹下有關7系列FPGA通用PCB設計指導，重點介紹在PCB和接口級別做出設計決策的策略。由于FPGA本身也屬于數(shù)字集成電路，文章中的大部分設計策略及概念也可為其他數(shù)字IC電路設計提供參考。文章內容主要包括以下五個章節(jié)內容：

  FPGA技術實戰(zhàn)

  2170

  2024/02/07

  FPGA pcb設計

  
• 為何說eFPGA是最適應AI時代的計算芯片方案？

  eFPGA IP業(yè)務的發(fā)明者 自1984年以來，F(xiàn)PGA市場一直在增長，但未經(jīng)歷爆發(fā)性增長。FPGA以其硬件可編程性和高性能而被廣泛應用于技術前沿，尤其在新技術和標準的早期實現(xiàn)和中小規(guī)模部署中發(fā)揮作用。隨著數(shù)據(jù)量的爆炸性增長使得傳統(tǒng)的處理模式受到挑戰(zhàn)，這為FPGA行業(yè)帶來了新機會，越來越多的應用將任務從CPU轉移到FPGA處理，以發(fā)揮FPGA在能效和處理延遲方面的優(yōu)勢。 我們都知道FPGA的發(fā)明者

  李堅

  5655

  2024/02/06

  FPGA IP

  
• 基于Xilinx K7-410T的高速DAC之AD9129開發(fā)筆記（二）

  上一篇文章我們簡單介紹了AD9129的基礎知識，包括芯片的重要特性，外部接口相關的信號特性等。本篇我們重點介紹下項目中FPGA與AD9129互聯(lián)的原理圖設計，包括LVDS IO接口設計、時鐘電路以、供電設計以及PCB設計。

  FPGA技術實戰(zhàn)

  2338

  2024/01/15

  FPGA 原理圖

  
• 小壓縮對 8K 產(chǎn)生大影響

  8K 攝像機的出現(xiàn)和更高分辨率圖像的捕捉，正慢慢推動媒體工作流程的其余部分跟上 8K 內容處理的步伐。然而，對 8K 內容相關的海量數(shù)據(jù)進行遷移、處理及存儲的指數(shù)級成本，令許多人質疑新設備和基礎設施的投資回報是否值得。輕量級夾層編解碼器的提出旨在提供高質量、低時延的壓縮，同時不犧牲視頻質量。夾層或中間編解碼器最初用于制作和后期制作過程，以實現(xiàn)在各種視頻處理設備之間高效傳輸和存儲大量內容數(shù)據(jù)，但它們在整個多媒體內容鏈中正愈發(fā)普及，用作 AV-over-IP 編解碼器、無線傳輸編解碼器以及廣播分配。

  Xilinx賽靈思官微

  2100

  2023/09/13

  編解碼器

  
• 100G以太網(wǎng)為 8K 有效負載做好準備

  隨著 8K 超高清將捕捉的像素數(shù)量增加到 7680x3840，一個 24 位 8Kp60 未壓縮視頻流的帶寬可能超過 40 Gbps（圖 1）。這一數(shù)字較之 4K UHD 提高了 4 倍，并且需要更多的帶寬來捕捉、傳輸和存儲這種高質量視頻。消費級設備通常會引入編解碼器來將比特率和文件尺寸縮小到可管理的大小，但這在專業(yè)環(huán)境中并不總是可取的，因為專業(yè)環(huán)境中需要高保真視頻源進行進一步處理或用作 4K 裁剪視頻的基礎。

  Xilinx賽靈思官微

  2340

  2023/08/23

  8K顯示

  
• AI+EPYC+FPGA，盤點AMD的5G戰(zhàn)略

  引言 全球正處于一個數(shù)字化和互聯(lián)網(wǎng)普及的時代，其中，5G技術已經(jīng)成為全球通信行業(yè)的熱門焦點。作為一種新的網(wǎng)絡技術，5G所帶來的高速度、低延遲和大連接數(shù)，為物聯(lián)網(wǎng)、自動駕駛、遠程醫(yī)療等新興產(chǎn)業(yè)帶來了廣闊的發(fā)展空間。 全球科技企業(yè)正在爭先恐后地開發(fā)和部署5G相關的硬件和軟件解決方案，以搶占這個新興市場的先機。在這其中，美國超微半導體公司(AMD)憑借其一貫的創(chuàng)新精神和深厚的技術積累，正在積極打造自己的

  李堅

  2798

  2023/07/07

  AI 5G

  

正在努力加載...