硬件型號：亞德諾(ADI)半導(dǎo)體HMC984

系統(tǒng)版本：鑒相器系統(tǒng)

鑒相器（phasedetector）指的是能夠鑒別出輸入信號的相位差的器件，是使輸出電壓與兩個輸入信號之間的相位差有確定關(guān)系的電路。它是PLL，即鎖相環(huán)的重要組成部分。

鑒相器的工作原理

鑒相器特性用ud（t）=kdf[θe（t）]表示。式中kd為鑒相器的增益系數(shù)；θe（t）=θ1（t）－θ2（t），表示兩個輸入信號之間的相位差。函數(shù)f[·]表示鑒相特性，它反映鑒相器的輸出電壓 ud（t）與相位差的關(guān)系。常見的鑒相特性有余弦型、鋸齒型與三角型等。

基本原理

在比相的信號雖然經(jīng)過了一系列處理，但仍可能含有干擾信號。其信號的特點：

1.噪聲的影響在轉(zhuǎn)變成方波后只存在于理想方波的前后沿附近，而高低電平 中 間部分不受噪聲影響。

2.被鑒相信號的頻率一致，而且存在一定的相位差，使兩路信號的沿互相錯開 ，每一路受噪聲影響的前后沿正好對應(yīng)于另一路不受影響的電平部分。

而一般的鑒相器都沒有抑制噪聲的能力，即使是一點小的抖動也將導(dǎo)致鑒相的失敗。故本設(shè)計利用觸發(fā)器的邊沿觸發(fā)和鎖存功能設(shè)計了高抗噪聲數(shù)字鑒相器，采用VHDL語言編制調(diào)試了鑒相器功能。