上海立芯軟件科技有限公司（簡稱上海立芯）于近日發(fā)布一款已通過客戶驗證的數(shù)字集成電路自動化布圖規(guī)劃工具LePlan，為國產(chǎn)數(shù)字集成電路后端設計全流程EDA工具的破局助力。

長期以來，在數(shù)字芯片后端設計之首的布圖規(guī)劃（Floorplanning）階段，數(shù)字設計主要依賴芯片設計人員的經(jīng)驗來擺放宏單元（macro）。隨著集成電路設計規(guī)模的持續(xù)增大和宏單元個數(shù)迅速增長，手工布圖規(guī)劃很難妥善考慮對后續(xù)布局布線及面積、擁塞、時序、線長等性能指標的影響。其造成的結果就是耗費大量時間進行多次迭代，不僅增加芯片開發(fā)時間，也不能保證收斂。因此，在手工布圖規(guī)劃捉襟見肘之際，數(shù)字設計流程迫切需要以創(chuàng)新性的優(yōu)化算法，尋求自動化工具解決這一現(xiàn)實問題。

LePlan圖形界面

上海立芯董事長陳建利博士表示，“伴隨著集成電路制程從成熟工藝向7nm以下制程不斷演進，公司敏銳地針對于數(shù)字芯片設計在布圖規(guī)劃環(huán)節(jié)對自動化工具的迫切需求，快速推出經(jīng)過驗證且商用的自動化布圖規(guī)劃工具LePlan”。

LePlan的關鍵特征和亮點包括：

可視化的數(shù)據(jù)流分析? LePlan可以為用戶提供清晰直觀的數(shù)據(jù)流分析，來展示宏單元以及各子模塊之間的連接關系；用戶可分別以用線模式、時序模式以及多級時序模式，對設計中的關鍵時序路徑做精細化分析，幫助用戶在其設計中實現(xiàn)更優(yōu)的性能指標。

混合尺寸布局? LePlan基于內嵌的數(shù)據(jù)流分析引擎，實現(xiàn)宏單元和標準單元的混合布局；基于創(chuàng)新的布局布線技術，具有對擁塞、線長、時序等進行精準預估以及計算的功能，以保證設計的可繞通性和時序可收斂性。

智能布圖規(guī)劃探索? LePlan基于機器學習的智能規(guī)劃探索算法，針對擁塞、線長、時序、宏單元規(guī)整性等多個優(yōu)化指標，通過不同階段持續(xù)迭代出多種高質量布圖規(guī)劃方案，實現(xiàn)優(yōu)中選優(yōu)，用戶可以根據(jù)設計目標快速選擇其中的最優(yōu)解。

宏單元自動對齊? LePlan支持先進工藝下宏單元布局的物理約束，可以實現(xiàn)宏單元之間的對齊以及背靠背功能；精準的電源網(wǎng)絡繞線資源預估和擁塞計算功能還保證了宏單元之間的溝道可繞通性，極大地減少了用戶對宏單元擺放的人工干預，從而加速設計迭代。

從客戶的設計實例來看，LePlan較手工布圖在整體上有明顯的PPA優(yōu)化優(yōu)勢，效率亦有顯著提升。在某款先進工藝的CPU設計實例中，LePlan工具較手工布圖分別實現(xiàn)TNS、標準單元面積、靜態(tài)功耗各有88.7%、1.8%、7.2%的優(yōu)化。在另一款先進工藝的Video設計實例中，TNS降低35.8%，標準單元面積減小0.6%，靜態(tài)功耗減少5.8%。

上海立芯董事長陳建利博士表示，“LePlan工具針對性地破解傳統(tǒng)手工布圖規(guī)劃難以解決的耗時和收斂性差等多方面難題，提供基于數(shù)據(jù)流分析和智能探索達到最快收斂的布圖規(guī)劃方案，旨在助力數(shù)字電路設計實現(xiàn)更具挑戰(zhàn)性的PPA要求。特別地，LePlan還高度融合后端布局布線技術，同時降低集成風險。該工具后續(xù)將大規(guī)模推向市場，滿足更多設計客戶的需求”。