SiP封裝是將多種功能芯片，包括處理器、存儲器等功能芯片集成在一個封裝內(nèi)，從而實(shí)現(xiàn)完整的功能。與SoC（SystemOnChip，系統(tǒng)級芯片）相對應(yīng)。不同的是系統(tǒng)級封裝是采用不同芯片進(jìn)行并排或疊加的封裝方式，而SoC則是高度集成的芯片產(chǎn)品。

隨著終端電子產(chǎn)品往多功能化、智能化和小型化方向發(fā)展，SiP和SoC成為終端電子產(chǎn)品持續(xù)提升性能的兩個重要方向。SoC是將系統(tǒng)所需的組件高度集成到一塊芯片上，而SiP是從封裝的立場出發(fā)，將多個具有不同功能的有源電子元件與可選無源器件，以及諸如MEMS或者光學(xué)器件等其他器件組裝到一起，實(shí)現(xiàn)一定功能的單個標(biāo)準(zhǔn)封裝模組。不管是摩爾定律推動的SoC，還是先進(jìn)封裝推動的SiP，結(jié)果都是系統(tǒng)的復(fù)雜性增加。

根據(jù)Yole的數(shù)據(jù)，SiP封裝市場的年價值預(yù)計將從2020年的140億美元增加到2026年的190多億美元。

Yole Développement分析師瓦伊巴夫·特里維迪表示，市場涵蓋手機(jī)多模集成和高性能die-to-die芯片集成。

增長最快的是高端SiP，預(yù)計2020年至2026年，其復(fù)合年均增長率為9%。手機(jī)領(lǐng)域的低端RF SiP市場預(yù)計同期復(fù)合年均增長率為5%。

SiP技術(shù)包括：flip-chip，wire bond-based packaging，fan-out basedmulti-die form factors ，embedded die formats。

SiP市場的flip-chip和wire bond-based packaging預(yù)計在2026年將達(dá)到170億美元，占5%。embeddeddie formats預(yù)計在 2026 年將達(dá)到 1.89 億美元，復(fù)合年均增長率為 25%。預(yù)計到 2026 年，SiP 市場將達(dá) 16 億美元，復(fù)合年均增長率為 6%。

SiP 仍然是一個關(guān)鍵平臺，因為它允許OEM 客戶將一個或多個功能集成到基于基板的封裝上，而不是將其集成為打印電路板上的謹(jǐn)慎組件。

圖：2017 至 2025 年SiP技術(shù)路線圖的關(guān)鍵參數(shù)

隨著 SiP 組件數(shù)量的增加，許多設(shè)備晶圓都采用了flip-chip bumping或ball-drop工藝，因為這些可以部署在 SiP 封裝中，而不是使用wire-bonding來連接die。

"在技術(shù)和路線圖方面，SiP平臺繼續(xù)推動邊界在競賽中產(chǎn)生更密集、更薄、更小的形式因素。這些新的工藝技術(shù)包括雙面成型技術(shù)，消除底部die的填充不足操作，從而改善成本結(jié)構(gòu)和制造效率，"Yole分析師Favier Shoo在一份聲明中說。

在封裝高度方面，預(yù)計OSAT 將在未來幾年內(nèi)為 SiP 設(shè)備推動 0.6mm 的總封裝高度。英特爾和三星等 IDM 正在推動混合die-to-die互連堆疊封裝，如英特爾的 Foveros 架構(gòu)和三星的 x-cube架構(gòu)。