一直以來，芯片都是不少科技公司研發(fā)的重點，尤其在芯片市場競爭異?；馃岬慕裉?。

芯片研發(fā)周期長、成本高，重度依賴設計，優(yōu)秀的芯片設計師非常稀缺，基本都被幾家老牌芯片大廠壟斷，后起之秀很難在短期內(nèi)挖到足夠的資深設計師。

隨著技術的不斷升級，AI 的作用也越來越重要，很多科技企業(yè)都在對 AI 進行不斷的投入研發(fā)。近日，Google AI 負責人 Jeff Dean 和谷歌研究部門、谷歌芯片實現(xiàn)和基礎設施團隊共同撰寫了一篇論文，論文中描述了一種基于學習的芯片設計方法，并聲稱可以平均在 6 個小時內(nèi)完成芯片的設計。?? ?

該論文的發(fā)布，意味著片上晶體管的放置可以在很大程度上實現(xiàn)自動化。如果技術成果可以公開發(fā)表，那么這項技術可以讓資金緊張的初創(chuàng)公司開發(fā)出自己的芯片，用來進行人工智能或其他行業(yè)的研究應用。此外，該技術還可以幫助縮短芯片的設計周期，使硬件能夠更好地適應理論研究的快速發(fā)展。

Jeff Dean 在去年年底的一次采訪中曾透露過這一項技術，并介紹到"從你想要的設計，到實際將其鋪設在芯片上，并在面積、功率和線長等方面有適當?shù)南拗?，滿足所有的設計或制造過程，這是一個持續(xù)很長時間的過程，而我們基本上設計出了一款機器學習模型，它可以學習如何為一個特定的芯片進行元件布局。"

該 AI 模型的方法旨在將邏輯門、存儲器和更多的網(wǎng)格圖放置到芯片畫布上，從而使設計在遵守放置密度和路由擁塞限制的同時，優(yōu)化功耗、性能和面積（PPA）。圖譜的大小從幾百萬到幾十億個節(jié)點組成的集群不等，通常情況下，評估目標指標需要數(shù)小時到一天以上的時間。

Jeff Dean 提到，數(shù)十年來，推動計算技術發(fā)展的基本思想是：給要解決的問題匹配足夠的算力。問題越大，算力越大。但當我們進入 AI 時代后突然發(fā)現(xiàn)，算力并沒有那么重要了。

事實證明，AI/ML 不需要典型的 CPU/GPU 的復雜功能，所需的數(shù)學運算也更簡單，而且要求的精度也低很多。

事實證明，AI 在設計芯片方面天賦異稟。AI 設計芯片的水平越來越高，完全自動化地布置芯片上晶體管也毫無壓力?，F(xiàn)在，AI 設計芯片平均只需要 6 個小時。而同樣的活兒，人工做要花費幾周時間。

研究人員將邏輯門和存儲器組成的芯片網(wǎng)表放在一個芯片畫布上，這樣就可以一目了然地優(yōu)化設計中的功耗、性能和面積(PPA），同時遵守對布置密度和走線阻塞的限制。這些網(wǎng)表大小不等，由成千上萬個集群中的數(shù)百萬到數(shù)十億個節(jié)點組成，通常，評估達成目標需要花費幾個小時到一天以上的時間。

研究人員設計了一個框架，指導 AI 智能體進行強化學習訓練，來優(yōu)化芯片的布置位置。(強化學習通過獎勵政策來刺激 AI 智能體完成目標，在這種情況下，AI 智能體會根據(jù)獎勵最大化的情況進行布置。)

根據(jù)芯片網(wǎng)表，當前節(jié)點的 ID，以及網(wǎng)表和半導體技術的元數(shù)據(jù)，一個政策 AI 模型會在可用的布置位置上輸出一個概率分布，而價值模型則對當前布置的預期報酬做出估計。

就這樣，從一個空芯片開始，AI 智能體完成網(wǎng)絡列表，然后按順序布置組件。最終 AI 智能體會收到系統(tǒng)的獎勵。為了引導 AI 智能體先選擇布置哪些組件，組件按降序大小排列; 先布置較大的組件，會減少以后無法布置組件的可能性。

培訓 AI 智能體，需要創(chuàng)建一個包含 10,000 個芯片布置情況的數(shù)據(jù)集，其中輸入與給定布置相關的狀態(tài)，標簽是布置相對應的獎勵(即，線路長度和阻塞)。研究人員首先挑選了 5 個不同的芯片網(wǎng)表，然后應用 AI 算法為每個網(wǎng)絡列表創(chuàng)建 2000 個不同的布置位置。

在實驗中，研究人員報告說，在越多的芯片上訓練框架，就能夠越快地進行訓練，產(chǎn)生更高質(zhì)量的結果。他們聲稱，與主流芯片相比，谷歌 TPU (人工智能加速器芯片)的產(chǎn)品實現(xiàn)了更好的 PPA。

研究人員得出結論，現(xiàn)有的方法總是從零開始優(yōu)化每個新芯片布置位置，我們的工作利用了先前布置芯片所積累的知識，隨著時間的推移訓練效果變得越來越好。